Chinas Chipindustrie kommt nicht an moderne EUV-Belichter, also stapelt sie den Speicher in die Höhe. Der Anlagenbauer NAURA hat dafür ein Ätzverfahren offengelegt, das 64 Schichten aus Silizium und Silizium-Germanium mit einer Selektivität von über 500 zu 1 sauber trennt. Für Europas Speicher-Einkauf verschiebt dieser Schritt eine Rechnung, die bisher auf westlicher Exportkontrolle beruhte.
drweb.de als bevorzugte Quelle auf Google hinzufügenQualitätsgeprüfte Inhalte direkt in Google News & DiscoverJetzt hinzufügen
Ein Fachaufsatz in einer IEEE-Zeitschrift zeigt, wie Chinas 3D-DRAM ohne EUV-Lithografie entstehen soll. NAURA, der größte heimische Ausrüster, baut darin genau die Prozessstufe nach, an der westliche Anlagenhersteller wie Lam Research ihr Geld verdienen.
Das Wichtigste in Kürze
- NAURA legt ein zweistufiges Ätzverfahren für 3D-DRAM mit 64 gestapelten Schichten offen.
- Das Verfahren trennt Silizium-Germanium vom Silizium mit über 500 zu 1 Selektivität, bei unter einem Nanometer Verlust je Zyklus.
- Ziel ist die Speicherfertigung ohne EUV-Belichter, von denen die Exportkontrolle China abschneidet.
- Nutznießer wäre CXMT, Chinas größter DRAM-Hersteller, sobald die Anlagen in die Serie gehen.
Was NAURA tatsächlich gelöst hat
Klassischer DRAM schrumpft die Zellen in der Fläche, und dafür braucht die Branche die feinsten EUV-Belichter. 3D-DRAM dreht das Prinzip um und stapelt die Speicherzellen in die Höhe, ähnlich wie es der NAND-Flash vorgemacht hat. NAURA beschreibt den heiklen Schritt dabei: In einem Stapel aus 64 abwechselnden Lagen Silizium und Silizium-Germanium muss allein das Germanium wieder heraus, ohne das dünne Silizium-Gerüst zu beschädigen.
Der Trick gelingt in zwei Takten. Zuerst löst ein neutrales Fluor-Radikal das Silizium-Germanium heraus und legt einen schützenden Germaniumfluorid-Film auf das Silizium. Danach räumt ein zweites Gas die Rückstände am Boden weg, damit der Ätzangriff bis in die tiefsten Lagen durchzieht. NAURA beziffert die Selektivität auf über 500 zu 1 und hält den Siliziumverlust je Durchgang unter einen Nanometer; die Struktur bleibt über alle 64 Lagen zu mehr als 95 Prozent gleichmäßig.[1]
Warum der Umweg über die Höhe die Sperre umgeht
EUV-Belichter zeichnen die feinsten Muster in der Ebene, und genau diese Maschinen darf China seit den Exportkontrollen nicht mehr kaufen. Ohne kleinere Zellen gewinnt die Fertigung Dichte stattdessen über die dritte Dimension, mit älteren DUV-Anlagen und präziser Ätztechnik. Zeiss taxierte Chinas EUV-Fertigung zuletzt auf den Stand von 2004, doch die Höhe braucht keinen neuen Belichter.
Dieses Muster kennt die Branche schon: Beim Advanced Packaging umgeht JCET dieselbe Lithografie-Grenze, indem es fertige Chips stapelt statt feiner zu belichten. Die selektive Ätzstufe war bisher die Domäne von Lam Research, dessen Selektiv-Ätzwerkzeuge ausdrücklich für den Sprung zum 3D-Speicher beworben werden.[2] Genau dieses Kronjuwel bildet NAURA jetzt im eigenen Haus nach.
Exportkontrollen bremsen Chinas Speicherambitionen, sie stoppen sie nicht. NAURA zeigt, dass sich um die Belichtung herum ätzen lässt.
— Michael Dobler, Herausgeber Dr. Web
Was das für Europas Chip-Einkauf bedeutet
Der Griff zum 3D-DRAM ist keine chinesische Eigenart. Samsung, SK Hynix und Micron arbeiten alle am gestapelten Speicher, weil die flache Skalierung an ihre physikalische Grenze stößt und der Speicher für KI-Beschleuniger an eine Bandbreiten-Decke läuft. Neu ist der Weg dorthin ohne westliche Ätzanlagen.
Für europäische Rechenzentren und Autozulieferer hängt daran der Speicherpreis: Ein zweiter, sanktionsfester Fertigungspfad in China verändert Angebot und Verhandlungsmacht auf einem Markt, den bislang drei Hersteller teilen. SMIC führt vor, dass Chinas Fabriken auch ohne Spitzenbelichter am KI-Hunger verdienen, und DeepSeek baut sein Rechenzentrum bereits auf heimischen Chips. Entscheider sollten die Annahme prüfen, Exportkontrolle allein sichere den technologischen Vorsprung. Beim langfristigen Speichereinkauf lohnt die Kalkulation mit einem dritten Angebotspol.
Quellen
[1] Jiwei: „NAURA veröffentlicht Fortschritte beim zweistufigen Ätzen für 3D DRAM“ (zum NAURA-Fachaufsatz in einer IEEE-Zeitschrift)
[2] Lam Research: „Selective Etch Product Family“
Mehr Newshunger?
- 15 Jahre Rückstand: Zeiss verortet Chinas EUV-Fertigung auf dem Stand von 2004
- 832 Millionen Euro fürs Advanced Packaging: JCET umgeht Chinas Lithografie-Grenze
- SMIC verdoppelt den Gewinn: Chinas größte Chipfabrik lebt vom KI-Hunger
- Chinas Montage liefert den CXL-Chip, den Samsung und SK Hynix jetzt einbauen
- 160.000 Huawei-Chips: DeepSeek baut sein Rechenzentrum ohne Nvidia
- Süss Microtec und Manz Asia bringen Inkjet ins Advanced Packaging
