KI-Inferenz läuft bislang über Grafikkarten, die Modellgewichte millionenfach aus dem Speicher ins Rechenwerk schaufeln. AMD kauft mit Taalas nun ein Start-up aus Toronto, das die Gewichte fest in die Transistoren ätzt. Der erste Chip erreicht 17.000 Token pro Sekunde und fasst dabei nur acht Milliarden Parameter.
drweb.de als bevorzugte Quelle auf Google hinzufügenQualitätsgeprüfte Inhalte direkt in Google News & DiscoverJetzt hinzufügen
Die KI-Inferenz bekommt damit einen eigenen Chiptyp: Am 6. August 2026 hat AMD die Übernahme des 2023 gegründeten Chipentwicklers Taalas bekanntgegeben.[1] Der Kaufpreis bleibt unter Verschluss. Taalas baut Silizium, das genau ein KI-Modell ausführt und sonst nichts, also das Gegenstück zur flexiblen Grafikkarte.
Das Wichtigste in Kürze
- AMD übernimmt den Chipentwickler Taalas aus Toronto und holt sich Silizium mit fest eingeätztem KI-Modell.
- Der Testchip HC1 belegt 815 Quadratmillimeter, zählt 53 Milliarden Transistoren und läuft im 6-Nanometer-Prozess von TSMC.
- Acht Milliarden Parameter füllen diese Fläche bereits aus, Kimi K3 arbeitet dagegen mit 2,8 Billionen.
- Neue deutsche Rechenzentren müssen seit dem 1. Juli 2026 eine Energieverbrauchseffektivität von höchstens 1,2 erreichen und 10 Prozent der Abwärme nutzen.
Warum entscheidet der Speicher über das Tempo der KI-Inferenz?
Eine Grafikkarte verbringt den größten Teil ihrer Energie damit, Modellgewichte aus dem Speicher zu holen, statt zu rechnen. Für jedes Token wandern die Gewichte aus dem HBM-Speicher in die Rechenwerke und zurück. Diese Fahrt kostet Zeit und Strom. Der Engpass wächst deshalb mit der Speicherbandbreite, wie der Kostenvergleich zwischen MI355X und B300 zeigt.
Taalas dreht diesen Aufbau um. Statt die Gewichte im Speicher vorzuhalten, gießt der Entwickler sie als feste Verdrahtung in den Chip, ein Vier-Bit-Gewicht je Transistor samt Metallbahn. Externer HBM entfällt dadurch vollständig, ebenso das teure Advanced Packaging für die Speicherstapel.
Der Testchip HC1 belegt 815 Quadratmillimeter und zählt 53 Milliarden Transistoren.[2] Taalas beziffert den Durchsatz auf 17.000 Token pro Sekunde je Nutzer für Llama 3.1 8B. Vamsi Boppana, Senior Vice President bei AMD, verspricht sich davon „eine besonders leistungsfähige und effiziente Inferenz“ für das eigene KI-Portfolio.[1]
Warum passt nur ein kleines Modell auf den Chip?
Acht Milliarden Parameter füllen bereits 815 Quadratmillimeter Chipfläche aus, und ein einzelner Chip lässt sich nicht beliebig vergrößern. Kimi K3 belegt mit 2,8 Billionen Parametern über 1,5 Terabyte Speicher, rund das 350-Fache dessen, was in den HC1 passt.
Der zweite Haken sitzt im Kalender. Zwischen dem Chipentwurf und den ersten Wafern vergehen Monate, während sich die Modellgenerationen schneller ablösen. Fest verdrahtete Modelle lohnen sich deshalb nur bei jahrelang stabilen Aufgaben. Die Videotechnik hat den Weg vorgemacht: Das Dekodieren von H.264 wanderte aus der Software in feste Schaltungen, sobald sich das Format gesetzt hatte. Ohnehin brauchen 70 Prozent der Anfragen kein Spitzenmodell.
Allein steht AMD damit nicht. Google entwickelt einen Chip allein für Gemini, Meta bringt eigenes Silizium in Produktion, Anthropic hat ein eigenes Chip-Team aufgebaut und Qualcomm kaufte im Juli die KI-Software Modular dazu. Jeder tauscht Flexibilität gegen Kosten je Token. AMD kauft diese Option nun zu, statt sie selbst zu entwickeln.
Was der feste Chip spart und woran er sich bindet
- Externer HBM-Speicher und das teure Advanced Packaging entfallen
- Reifer 6-Nanometer-Prozess statt der teuersten Fertigungsstufe
- Ein Modell je Chip, jede neue Generation verlangt neues Silizium
- Spitzenmodelle mit Billionen Parametern bleiben außen vor
Ein Chip, in den ein einziges Modell eingeätzt ist, rechnet schneller und altert schneller. AMD sichert sich bei Taalas die Option auf ein Geschäft mit kleinen Modellen, die jahrelang unverändert laufen.
— Markus Seyfferth, Chefredakteur Dr. Web
Was bedeutet das für Rechenzentren im DACH-Raum?
Für deutsche Rechenzentren, die seit dem 1. Juli 2026 den Betrieb aufnehmen, gilt eine Energieverbrauchseffektivität von höchstens 1,2 sowie eine Abwärmenutzung von mindestens 10 Prozent.[3] Ein sparsamerer Beschleuniger verbessert diese Kennzahl allerdings nicht. Gemessen wird der Anteil der Nebenverbräuche an der IT-Last, und eine sinkende IT-Last vergrößert diesen Anteil sogar. Gespart wird bei der Anschlussleistung.
Der zweite Hebel liegt beim Betriebsmodell. Modellspezifisches Silizium bindet einen Betreiber für Jahre an ein Modell, während sich gemietete Inferenz jederzeit umstellen lässt. Europäische Anbieter fahren bislang den flexiblen Weg: Hetzner testet eine eigene Inferenz-API auf deutschen Servern, IONOS holt sich einen photonischen Rechenkern in die Cloud. Drei Prüfschritte lohnen sich vor der nächsten Beschaffung:
- Legen Sie die erwartete Lebensdauer eines Modells fest, bevor Sie Hardware daran binden.
- Messen Sie den Anteil der Anfragen, den ein kleines Modell erledigt. Erst dieser Anteil entscheidet über die Rechnung eines spezialisierten Beschleunigers.
- Planen Sie die Anschlussleistung getrennt von der PUE-Kennzahl, weil sparsame Beschleuniger beide Größen gegenläufig verschieben.
Produkte aus der Taalas-Technik stehen nicht kurzfristig im Rack, die Übernahme braucht zuerst die üblichen Freigaben. Bis dahin zählt die schlichtere Frage: Welche Modelle laufen bei Ihnen wirklich im Dauerbetrieb und wie oft wechseln diese Modelle?
Häufige Fragen
Was bedeutet Inferenz bei KI-Modellen?
Inferenz bezeichnet den laufenden Betrieb eines fertig trainierten KI-Modells, also jede einzelne Antwort auf eine Anfrage. Das Training erzeugt die Modellgewichte einmalig, die Inferenz wendet diese Gewichte millionenfach an und verursacht deshalb über die Lebensdauer eines Modells den größeren Teil der Rechenkosten.
Was ist ein ASIC?
Ein ASIC ist ein Chip für genau eine Aufgabe, dessen Funktion fest in der Schaltung liegt und sich nachträglich nicht mehr ändern lässt. Gegenstück ist der programmierbare Universalchip wie eine GPU: langsamer und stromhungriger für die eine Aufgabe, dafür frei für jede andere.
Was ist HBM-Speicher?
HBM steht für High Bandwidth Memory, einen gestapelten Arbeitsspeicher, der direkt neben dem Rechenkern sitzt und Daten über sehr breite Leitungen liefert. Moderne KI-Beschleuniger brauchen HBM, weil normale Speicherbausteine die Modellgewichte nicht schnell genug nachschieben.
Was sagt die Nanometer-Angabe bei einem Chip aus?
Die Nanometer-Angabe benennt heute eine Fertigungsgeneration, keine gemessene Strukturbreite. Ein 6-Nanometer-Prozess gilt als reife, vergleichsweise günstige Stufe, während 3 und 2 Nanometer die teuersten Kapazitäten der Auftragsfertiger belegen.
Was misst die Energieverbrauchseffektivität eines Rechenzentrums?
Die Energieverbrauchseffektivität, international PUE genannt, setzt den gesamten Stromverbrauch eines Rechenzentrums ins Verhältnis zum Verbrauch der reinen IT-Technik. Ein Wert von 1,2 bedeutet, dass auf jede Kilowattstunde für Server und Speicher 0,2 Kilowattstunden für Kühlung, Licht und Verluste entfallen.
Quellen
[1] AMD: „AMD Acquires Taalas to Advance Compute Solutions for Rapidly Growing AI Inference Market“
[2] Taalas: Produktangaben zum Technologiedemonstrator HC1
[3] Bundesministerium der Justiz: Energieeffizienzgesetz, § 11 Klimaneutrale Rechenzentren
Mehr Newshunger?
- Inferenzkosten für Kimi K3: AMDs MI355X liefert mehr Token je Euro als Nvidias B300
- Merck verdient am KI-Boom: Das Geschäft liegt unter dem Chip
- Drei neue Azure-Maschinen, zwei davon ohne GPU: Microsofts AMD-Ausbau
- Niemand weiß, was ein gebrauchter GPU-Cluster wirklich wert ist
- Umsatzrekord bei Infineon: Warum der KI-Boom an der Stromversorgung hängt
- KI-Rechenzentrum in Norwegen: Anthropic zahlt 8,7 Milliarden Euro für 121 Megawatt Wasserkraft
